現代のAIアクセラレータはもはや単純な単一ダイプロセッサではありません。GPU計算、HBMメモリ、チップレット、インターポーザ、基板、電力供給、冷却要件、高速インターコネクトを組み合わせています。目標は計算とメモリ間のデータ移動をできるだけ速く効率的に行うことであり、AIのトレーニングと推論は生の計算能力だけでなく帯域幅によっても制限されます。

モデルサイズと推論ワークロードが増大するにつれて、チップを囲むパッケージが性能のボトルネックになります。より多くのメモリ、より広いインターコネクト、より大きな計算ファブリックはより多くの物理的スペースを必要とします。これがCoWoS、CoWoS-L、CoWoS-R、そして将来のCoPoSのようなパッケージング技術がAIインフラにとって重要な理由です。

CoPoSの魅力はスケールにあります。パネルベースのパッケージングにより、TSMCは従来のウェーハレベルの手法が経済的にサポートできるより大きなAIチップパッケージを構築できる可能性があります。これにより将来のアクセラレータは、より多くの計算ダイ、メモリスタック、サポートコンポーネントを単一の高性能パッケージに統合できるかもしれません。

NVIDIAにとって、Feynmanが現在のAIアクセラレータのパッケージサイズを大きく超えることを目指すなら、これは重要です。より大きなパッケージはより多くのHBM容量、高帯域幅、広いチップレット配置、新しいシステムレベルのアーキテクチャをサポートできるでしょう。実際の結果として、トレーニング、推論、推論モデル、エージェントワークロード向けにより強力なAI計算ノードが実現します。

CoPoSはまだ解決済みのアップグレードパスとして扱うべきではありません。パネルレベルのパッケージングは、大規模での歩留まり、信頼性、熱性能、基板の安定性、設備の成熟度、コスト効率を証明する必要があります。有望なロードマップがあっても、大量生産が順調に立ち上がるとは限りません。

NexusAIユーザーは三つのシグナルを注視すべきです。TSMCが生産スケジュールを確認するか、NVIDIAがFeynmanのパッケージング詳細を正式に明らかにするか、CoPoSが超大規模AIパッケージでより良い経済性を示すかです。それまでは、CoPoSは戦略的に重要で大きな可能性を持つパッケージング方向性であるが、製造の実行に依存していると解釈するのが最も安全です。