AI 발전은 보통 모델, 에이전트 및 애플리케이션을 통해 논의됩니다. 그러나 AI 능력의 모든 진전은 칩의 물리적 한계에 달려 있습니다. ASML, TSMC 및 imec의 2D 소재 트랜지스터 연구는 반도체 확장에서 가장 어려운 질문 중 하나인 실리콘 채널이 효율적으로 더 이상 축소되기 어려울 때 다음 단계가 무엇인지에 초점을 맞추고 있기 때문에 중요합니다.
이번 발표는 300mm 통합에서 2D 소재 트랜지스터의 돌파구를 설명하며, 여기에는 50nm 접촉 폴리 피치와 94% 작동 장치를 갖춘 축소된 nFET 및 pFET이 포함됩니다. 이는 300mm 호환성이 연구 시연에서 반도체 제조 공정으로 기술을 이전하는 데 중요한 단계이기 때문에 중요합니다.
AI 인프라 측면에서 장기적인 의미는 명확합니다. 학습, 추론, 로보틱스, 과학 AI 및 엣지 AI 모두 더 효율적인 컴퓨팅을 필요로 합니다. 2D 소재가 결국 더 얇고 더 잘 제어되는 트랜지스터 채널을 지원할 수 있다면, 이는 미래 AI 칩이 오늘날의 실리콘 로드맵을 넘어 계속 발전하는 데 도움을 줄 수 있습니다.