NVIDIA 未來的 Feynman AI 晶片仍是分析師驅動與供應鏈報導的故事,尚未完全正式發布產品。但方向很重要:未來的 AI 加速器變得如此龐大且複雜,以致傳統的先進封裝方法可能會遇到經濟與物理上的限制。這也是為什麼台積電的 CoPoS 路線圖備受關注。
多年來,CoWoS 一直是高階 AI 晶片背後的關鍵封裝技術之一。它允許邏輯晶片組、高頻寬記憶體與互連層在同一封裝中協同工作。但 AI 模型不斷成長,記憶體頻寬需求增加,超大規模雲端服務商希望每個系統擁有更多運算能力。在某個階段,封裝尺寸、互連密度、熱設計與成本將與 GPU 架構本身一樣具有策略意義。
CoPoS(Chip-on-Panel-on-Substrate)重要之處在於它指向更大尺寸的面板式封裝,能支持超大型 AI 加速器。如果 NVIDIA Feynman 成為首批主要採用者之一,將意味著 AI 晶片競賽進入新階段,先進封裝成為一個重要的技術類別,而不僅是後端製造細節。


